# Zynq + Synthesijer 入門

わさらぼ 三好健文

2015.3.16

# この資料について

- ・この資料はZynqとSynthesijerを組み合わせたシステム設計の とっかかりにしてもらことを目的にしています
- ✓ ターゲットボードは、ZedboardおよびZyboです。
- レLinuxでの実行を想定しています.

Windowsではコマンドを多少読み違える必要があります.

- ✔ Java8が必要です.
- ✔ 例題および流れは 杉本様 作の

Zynq + Vivado HLS入門


慶應義塾大学 天野研究室 杉本 成

http://www.slideshare.net/narusugimoto/zynq-vivado-hls

にならっています

### この入門でのゴール

### DDR3のある領域(src)を別の領域(dst)にコピーする



### 作業の手順

- ✔ Synthesijer関連 リソースの準備
- ✔PL上のハードウェアの設計(Javaコードの記述とコンパイル)
- ✔ Vivadoでの合成
- ✔ ARM上のソフトウェア開発のための準備
- ✔ ARM上のソフトウェアの記述
- ィソフトウェアのコンパイルと実行

### 作業の手順

- ✔ Synthesijer関連 リソースの準備
- ✔PL上のハードウェアの設計(Javaコードの記述とコンパイル)
- ✔ Vivadoでの合成
- ✔ ARM上のソフトウェア開発のための準備
- ✔ ARM上のソフトウェアの記述
- ィソフトウェアのコンパイルと実行

# Synthesijer関連リソースの準備

### 作業の概要

- ✔ Synthesijer用のディレクトリ(例 \$HOME/synthesijer)を作成
- ∨ Synthesijer\*¹のページからjar, lib, applicationsをダウンロード
- レlib, applicationsを展開
- レ jarにSYNTHESIJERという環境変数をセット
- ✔ libの展開ディレクトリにSYNTHESIJER\_LIBをセット
- ✔ applicationsの展開ディレクトリにSYNTEHSIJER\_APPをセット
- ✔ 作業用ディレクトリ(\$HOME/synthesijer/work)を作って移動

<sup>\*1</sup> https://sourceforge.net/projects/synthesijer/files/synthesijer-2.0/

# Synthesijer関連リソースの準備

#### 作業の例

```
% mkdir $HOME/synthesijer
% cd $HOME/synthesijer
% wget https://sourceforge.net/projects/synthesijer/files/synthesijer-2.0/
synthesijer-20150315.jar
% wget https://sourceforge.net/projects/synthesijer/files/synthesijer-2.0/
synthesijer_lib_20150315.zip
% wget https://sourceforge.net/projects/synthesijer/files/synthesijer-2.0/
synthesijer-applications_20150315.zip
% export SYNTHESIJER=$HOME/synthesijer/synthesijer-20150315.jar
% unzip synthesijer_lib_20150315.zip
% export SYNTHESIJER_LIB=$HOME/synthesijer/synthesijer_lib_20150315
% unzip synthesijer-applications_20150315.zip
% export SYNTHESIJER_APP=$HOME/synthesijer/synthesijer-applications_20150315
% mkdir $HOME/synthesijer/work
% cd $HOME/synthesijer/work
```

### 作業の手順

- ✔ Synthesijer関連 リソースの準備
- ✔ PL上のハードウェアの設計(Javaコードの記述とコンパイル)
- ✔ Vivadoでの合成
- ✔ ARM上のソフトウェア開発のための準備
- ✔ ARM上のソフトウェアの記述
- ィソフトウェアのコンパイルと実行

### PL上のハードウェアの設計

#### 作業の概要

- ✓Javaコードを記述
- ✓ SynthesijerでJavaコードをコンパイル
- ✓ IPパッケージの作成(必要なソースをディレクトリにコピー)
  - \$SYNTHESIJER\_APP/hdl/vhdl/axi\_lite\_slave\_32.vhd
  - \$SYNTHESIJER\_LIB/vhdl/dualportram.vhd
  - \$SYNTHESIJER\_APP/hdl/vhdl/simple\_axi\_memiface\_32.vhd
  - synthesijer\_lib\_axi\_SimpleAXIMemIface32RTLTest.vhd
  - AXIHP\_MEMCPY.vhd

### Javaのコードを記述

### AXHP\_MEMCPY.java を書く

```
import synthesijer.lib.axi.*;
import synthesijer.rt.*;
class AXIHP_MEMCPY{
  private final AXILiteSlave32RTL s0 = new AXILiteSlave32RTL();
  private final SimpleAXIMemIface32RTLTest m0 =
                                   new SimpleAXIMemIface32RTLTest();
 private void run(){
    int src_addr = s0.data[1];
   int dest_addr = s0.data[2];
    for(int i = 0; i < 256; i++){
       int d = m0.read_data(src_addr + (i<<2));</pre>
       m0.write_data(dest_addr + (i<<2), d);</pre>
 @auto
 public void main(){
    while(s0.data[0] == 0x000000000); // wait for kick from PS
     run();
     s0.data[0] = 0x000000000; // to notify DONE to PS
```

# SynthesijerでJavaコードをコンパイル

### AXIHP\_MEMCPYをSynthsijerでコンパイル

```
% java -cp $SYNTHESIJER:$SYNTHESIJER_APP/bin:. synthesijer.Main \
 --ip-exact=AXIHP_MEMCPY \
 AXIHP_MEMCPY.java \
 $SYNTHESIJER_APP/src/synthesijer/lib/axi/AXILiteSlave32RTL.java \
 $SYNTHESIJER_APP/src/synthesijer/lib/axi/SimpleAXIMemIface32RTL.java \
 $SYNTHESIJER_APP/src/synthesijer/lib/axi/SimpleAXIMemIface32RTLTest.java
SchdulerBoard init: AXIHP_MEMCPY
SchdulerBoard init: synthesijer.lib.axi.SimpleAXIMemIface32RTLTest
Compile: AXIHP_MEMCPY
Info: enters into >>>
Output VHDL: AXIHP_MEMCPY.vhd
Output VHDL: synthesijer_lib_axi_SimpleAXIMemIface32RTLTest.vhd
% ls AXIHP_MEMCPY.vhd

◆ 作成されたHDLコードを確認

AXIHP_MEMCPY.vhd
% ls AXIHP_MEMCPY_v1_0/
                          IPパッケージ用のテンプレートディレクトリ
component.xml src xqui
```

### IPパッケージの作成

### <u>必要なソースコードをIPパッケージ用ディレクトリにコピー</u>

```
% grep src AXIHP_MEMCPY_v1_0/component.xml
<spirit:name>src/axi_lite_slave_32.vhd</spirit:name>
<spirit:name>src/dualportram.vhd</spirit:name>
<spirit:name>src/synthesijer_lib_axi_SimpleAXIMemIface32RTLTest.vhd</sp.</pre>
<spirit:name>src/simple_axi_memiface_32.vhd</spirit:name>
<spirit:name>src/AXIHP_MEMCPY.vhd</spirit:name>
<spirit:name>src/axi_lite_slave_32.vhd</spirit:name>
<spirit:name>src/dualportram.vhd</spirit:name>
<spirit:name>src/synthesijer_lib_axi_SimpleAXIMemIface32RTLTest.vhd</sp...</pre>
<spirit:name>src/simple_axi_memiface_32.vhd</spirit:name>
<spirit:name>src/AXIHP_MEMCPY.vhd</spirit:name>
% cp $SYNTHESIJER_APP/hdl/vhdl/axi_lite_slave_32.vhd AXIHP_MEMCPY_v1_0/src
% cp $SYNTHESIJER_LIB/vhdl/dualportram.vhd AXIHP_MEMCPY_v1_0/src
% cp synthesijer_lib_axi_SimpleAXIMemIface32RTLTest.vhd AXIHP_MEMCPY_v1_0/src
% cp $SYNTHESIJER_APP/hdl/vhdl/simple_axi_memiface_32.vhd AXIHP_MEMCPY_v1_0/src
% cp AXIHP_MEMCPY.vhd AXIHP_MEMCPY_v1_0/src/
% ls AXIHP_MEMCPY_v1_0/src
AXIHP_MEMCPY.vhd
dualportram.vhd
synthesijer_lib_axi_SimpleAXIMemIface32RTLTest.vhd
axi_lite_slave_32.vhd
simple_axi_memiface_32.vhd
```

### 作業の手順

- ✔ Synthesijer関連 リソースの準備
- ✔PL上のハードウェアの設計(Javaコードの記述とコンパイル)
- ✔ Vivadoでの合成
- ✔ ARM上のソフトウェア開発のための準備
- ✔ ARM上のソフトウェアの記述
- ィソフトウェアのコンパイルと実行

### Vivadoでの合成

#### 作業の概要

- ✔ Vivadoのプロジェクト作成
- ✔ Processing System (PS) の追加とパラメタ設定
- ✔ AXIHP\_MEMCPYモジュールの追加
- ✓ HDLラッパーの生成と修正
- ィ合成

## プロジェクト作成〜PSの追加・設定

✓ 基本的には

```
Zynq + Vivado HLS入門
慶應義塾大学 天野研究室 杉本 成
http://www.slideshare.net/narusugimoto/zynq-vivado-hls
```

 $\bigcirc$ 

p.58(VIVADO "Projectの作成 1/9")〜 p.83(VIVADO "PS入出力ポート生成3/3")を参照

ただし、次のような手順で設定.

- ✔プロジェクトは\$HOME/synthesijer/workの下にproject\_1として作成
- レZedboardの場合: プリセットを最初に読んでUART1以外を削除
- レZyboの場合: ZYBO\_zynq\_def.xmlをimortしてUART1以外を削除
- ✔HPOの幅を32bitに変更(PSの設定5/7 相当)
- √割り込みはなし(PSの設定6/7 相当はスキップ)


### AXIHP\_MEMCPYモジュールの追加

#### 作業の概要

- ✔ IPコア参照リポジトリの追加
- ・コアのインスタンシエーション
- ィポートの処理
  - レAXIポートの接続(自動接続に任せる)
  - レAXIHP\_MEMCPYの雑多なポートの処理
  - ✔ axi\_inter\_memconのACLK/ARESETNの処理
  - ✔ pheripheral\_aresetnを外部に引き出す


# AXIHP\_MEMCPYモジュールの追加(1)

### IPコア参照リポジトリの追加




# AXIHP\_MEMCPYモジュールの追加(2)

#### コアのインスタンシエーション




# AXIHP\_MEMCPYモジュールの追加(3.1)

### ポートの処理(AXIポートの自動接続)




# AXIHP\_MEMCPYモジュールの追加(3.2)

### ポートの処理(AXIポートの処理が完了したところ)



# AXIHP MEMCPYモジュールの追加(3.3)


### ポートの処理(AXIHP MEMCPYのその他のポートの処理)



\*1 マウスでポートを選択. マウスカーソルが鉛筆状になった状態で接続元から接続先まで ドラッグ&ドロップするとよい


# AXIHP\_MEMCPYモジュールの追加(3.4)

ポートの処理(axi\_inter\_memconのACLKとARESETNの処理)




# AXIHP\_MEMCPYモジュールの追加(3.5)

### ポートの処理(peripheral\_aresetnを外部に引き出す)



# AXIHP\_MEMCPYモジュールの追加(3.6)

### ポートの処理(検証)



/AXIHP\_MEMCPY\_0/class\_s0\_0000\_axiと /AXIHP\_MEMCPY\_0/class\_m0\_0002\_class\_obj\_0000\_axiの クロックに関する警告がでる…のは現状想定の範囲内なのでOK


### HDLラッパーの生成と修正

### 作業の概要

- ✔ Project SettingでTarget LanguageがVerilogなことを確認
  - ✓VHDLの方が好きな人はVHDLでも良い、この資料ではVerilogで話を進める
- ✔Sourcesタブのdesign\_1.bdからラッパーを生成
- ✓ resetとforbid信号の取り扱いを修正
  - ィボードデザイン(GUIでの設計)では都合上ポートを作成したがチップ外部に引き出したいわけではない
  - ✔resetには~pheripheral\_aresetnを接続
  - **v**..\_forbid\_.. には 1'b0を与える
    - ・この信号1'b1を与えるとAXIアクセスを強制禁止できる
    - ・今回は禁止\*しない\*ので即値で1'b0を指定


# HDLラッパーの生成と修正(1)

#### HDLラッパーの生成



# HDLラッパーの生成と修正(2)

### HDLラッパーの修正



メモ:GUIで生成した外部ポートはラッパーモジュールでは 直接FPGA外部へ引き出されるポートになる.

特にコンマの扱いに注意.

今回はデザイン内部で利用したいだけなので、FPGAの外には出さない.

# HDLラッパーの生成と修正(3)

#### HDLラッパーの修正

変更前 変更後 📴 Diagram 🗶 🔣 Address Editor 🗶 🔞 design\_1\_wrapper.v 🧏 Diagram 🗶 🔣 Address Editor 🗶 🔞 design\_1\_wrapper.v \* 🗶 /home/miyo/synthesijer/work/project\_1/project\_1.srcs/sources\_1 /home/miyo/synthesijer/work/project\_1/project\_1.srcs/sources\_1 inout [14:0]DDR\_addr; inout [14:0]DDR\_addr; inout [2:0] DDR\_ba; inout [2:0]DDR\_ba: inout DDR\_cas\_n; 37 inout DDR\_cas\_n; inout DDR\_ck\_n; 38 inout DDR\_ck\_n; inout DDR\_ck\_p; 39 inout DDR\_ck\_p; inout DDR\_cke; 40 inout DDR\_cke: inout DDR\_cs\_n: 41 inout DDR\_cs\_n; inout [3:0]DDR\_dm; 42 inout [3:0] DDR\_dm; inout [31:0]DDR\_dq; 43 inout [31:0]DDR\_dq; inout [3:0]DDR\_dqs\_n; 44 inout [3:0] DDR\_dqs\_n; 45 inout [3:0] DDR\_dqs\_p; 45 inout [3:0] DDR\_dqs\_p; inout DDR\_odt; 46 inout DDR\_odt; inout DDR\_ras\_n; 47 inout DDR\_ras\_n; inout DDR\_reset\_n; 48 inout DDR\_reset\_n; inout DDR\_we\_n; 49 inout DDR\_we\_n; inout FIXED\_IO\_ddr\_vrn; inout FIXED\_IO\_ddr\_vrn; inout FIXED\_IO\_ddr\_vrp; 51 inout FIXED\_IO\_ddr\_vrp; inout [53:0]FIXED\_IO\_mio; 52 inout [53:0] FIXED\_IO\_mio; 53 inout FIXED\_IO\_ps\_clk; 53 inout FIXED\_IO\_ps\_clk; inout FIXED\_IO\_ps\_porb; inout FIXED\_IO\_ps\_porb; inout FIXED\_IO\_ps\_srstb; inout FIXED\_IO\_ps\_srstb: 56 input class\_m0\_0002\_class\_obj\_0000\_forbid\_exp\_exp; 56 output [0:0] peripheral\_aresetn; wire [14:0]DDR\_addr; 削除 input reset: wire [2:0] DDR\_ba; wire DDR\_cas\_n:

メモ:GUIで生成した外部ポートはラッパーモジュールでは 直接FPGA外部へ引き出されるポートになる. 今回はデザイン内部で利用したいだけなので、FPGAの外には出さない.

# HDLラッパーの生成と修正(4)

### HDLラッパーの修正

- Javaで書いたモジュールにperipheral\_resetの極性を反転したものを与える
- forbid信号には1'b0(forbidしない, 常にAXIアクセスを有効にするの意)を設定.

#### 変更前


#### 🚰 Diagram 🗶 🔣 Address Editor 🗶 🔞 design\_1\_wrapper.v \* 🗶 /home/miyo/synthesijer/work/project\_1/project\_1.srcs/sources\_1/ 82 design\_1 design\_1\_i 83 (.DDR\_addr(DDR\_addr). 84 .DDR\_ba(DDR\_ba), 85 .DDR\_cas\_n(DDR\_cas\_n). .DDR\_ck\_n(DDR\_ck\_n), 87 .DDR\_ck\_p(DDR\_ck\_p), .DDR\_cke(DDR\_cke), 89 .DDR\_cs\_n(DDR\_cs\_n), 90 .DDR\_dm(DDR\_dm). 91 .DDR\_dq(DDR\_dq), 92 .DDR\_das\_n(DDR\_das\_n). 93 .DDR\_dqs\_p(DDR\_dqs\_p), 94 .DDR\_odt(DDR\_odt). 95 .DDR\_ras\_n(DDR\_ras\_n), .DDR\_reset\_n(DDR\_reset\_n), 97 .DDR\_we\_n(DDR\_we\_n). 98 .FIXED\_IO\_ddr\_vrn(FIXED\_IO\_ddr\_vrn), .FIXED\_IO\_ddr\_vrp(FIXED\_IO\_ddr\_vrp), 100 .FIXED\_IO\_mio(FIXED\_IO\_mio), 101 .FIXED\_IO\_ps\_clk(FIXED\_IO\_ps\_clk), 102 .FIXED\_IO\_ps\_porb(FIXED\_IO\_ps\_porb). 103 .FIXED\_IO\_ps\_srstb(FIXED\_IO\_ps\_srstb), .class\_m0\_0002\_class\_obj\_0000\_forbid\_exp\_exp 104 105 .peripheral\_aresetn(peripheral\_aresetn), 変更箇所 106 .reset(reset)): 107 endmodule 108

#### 変更後

```
🚰 Diagram 🗶 🔣 Address Editor 🗶 🔞 design_1_wrapper.v 💢
  /home/miyo/synthesijer/work/project_1/project_1.srcs/sources_1,
   82 design_1 design_1_i
             (.DDR_addr(DDR_addr).
   84
              .DDR_ba(DDR_ba),
              .DDR_cas_n(DDR_cas_n),
   86
              .DDR_ck_n(DDR_ck_n),
              .DDR_ck_p(DDR_ck_p),
   88
              .DDR_cke(DDR_cke),
              .DDR_cs_n(DDR_cs_n).
   90
              .DDR_dm(DDR_dm),
              .DDR_da(DDR_da),
   92
              .DDR_dqs_n(DDR_dqs_n),
              .DDR_dqs_p(DDR_dqs_p),
   94
              .DDR_odt(DDR_odt).
   95
              .DDR_ras_n(DDR_ras_n),
              .DDR_reset_n(DDR_reset_n),
   97
              .DDR_we_n(DDR_we_n),
              .FIXED_IO_ddr_vrn(FIXED_IO_ddr_vrn),
              .FIXED_IO_ddr_vrp(FIXED_IO_ddr_vrp),
  100
              .FIXED_IO_mio(FIXED_IO_mio),
  101
              .FIXED_IO_ps_clk(FIXED_IO_ps_clk).
  102
              .FIXED_IO_ps_porb(FIXED_IO_ps_porb),
  103
              .FIXED_IO_ps_srstb(FIXED_IO_ps_srstb).
  104
              .class_m0_0002_class_obj_0000_forbid_exp_exp
              .peripheral_aresetn(peripheral_aresetn),
  105
  106
              .reset(~peripheral_aresetn));
  107 endmodule
  108
```

### 合成

- ▶ Flow NavigatorのGenerate Bitstreamをクリックして合成
- ✓ 途中AXIHP\_MEMCPYのclkについて警告がでる
  - ✓ 今回のケースではOKで続行



### 作業の手順

- ✔ Synthesijer関連 リソースの準備
- ✔PL上のハードウェアの設計(Javaコードの記述とコンパイル)
- ✔ Vivadoでの合成
- ✔ ARM上のソフトウェア開発のための準備
- ✔ARM上のソフトウェアの記述
- ィソフトウェアのコンパイルと実行


### ARM上のソフトウェア開発のための準備


#### 作業の概要

- ィハードウェアプロジェクトのエクスポートとSDKの起動
- ✔ BSPの生成
- ✔ アプリケーションプロジェクトの生成
- ✓Cソースファイルの生成

# エクスポートとSDKの起動(1)

### ハードウェアプロジェクトのエクスポート







Include bitstreamのチェックボックスのチェックを入れて、[OK]

File → Export → Export Hardware... を選択

# エクスポートとSDKの起動(2)

### SDK<u>の起動</u>





そのままで[OK]

File → Launch SDK を選択

### BSPの生成〜Cソースファイルの作成

√ Zynq + Vivado HLS入門 慶應義塾大学 天野研究室 杉本 成 http://www.slideshare.net/narusugimoto/zynq-vivado-hls の

p.117(SDK "Board Support Packageの生成1/4")〜 p.127(SDK "Fileの生成3/3")を参照

### 作業の手順

- ✔ Synthesijer関連 リソースの準備
- ✓ PL上のハードウェアの設計(Javaコードの記述とコンパイル)
- ✔ Vivadoでの合成
- ✔ ARM上のソフトウェア開発のための準備
- ✔ ARM上のソフトウェアの記述
- √ソフトウェアのコンパイルと実行

### ARM上のソースコードの記述

ソフトウェアの概要は

Zynq + Vivado HLS入門 慶應義塾大学 天野研究室 杉本 成 http://www.slideshare.net/narusugimoto/zynq-vivado-hls

**(**)

p.128(SDK HLSコア制御アプリケーション雛形)〜 p.136(SDK "axihp\_memcpyソフトウェア")を参照

- **レ**ジスタ構成が若干違う
- ・最終的なソースコードは次の通り

### ARM上のソースコードの記述

```
#include "xil_printf.h"
int main()
{
       Xil_DCacheDisable():
        int i, mismatch = 0;
       volatile unsigned int src_data[256], dst_data[256];
       for(i = 0; i < 256; i++) src_data[i] = i;
       unsigned int *baseaddr = (unsigned int*)0x43c00000;
       xil_printf("\r\n");
       baseaddr[1] = (unsigned int)src_data;
                                                Synthesijerで作ったコアへの
       baseaddr[2] = (unsigned int)dst_data;
                                               ^ パラメタ渡しと制御の開始
       baseaddr[0] = 0xFFFFFFF;
       xil_printf("memcpy start, src=%08x dest=%08x\n\r", src_data, dst_data);
       while(baseaddr[0] != 0) ;
       xil_printf("memcpy done\n\r");
       for(i = 0; i < 256; i++){
                xil_printf("src_data[%d] = %d, ", i, src_data[i]);
                xil_printf("dst_data[%d] = %d\n\r", i, dst_data[i]);
                if(src_data[i] != dst_data[i]) mismatch = 1;
        (mismatch==0)? xil_printf("memcpy success!\n\r") :
                      xil_printf("memcpy fail\n\r");
       return 0:
```

### 作業の手順

- ✔ Synthesijer関連 リソースの準備
- ✓ PL上のハードウェアの設計(Javaコードの記述とコンパイル)
- ✔ Vivadoでの合成
- ✔ ARM上のソフトウェア開発のための準備
- ✔ ARM上のソフトウェアの記述
- √ ソフトウェアのコンパイルと実行

### ソフトウェアのコンパイルと実行

✓ ソフトウェアのコンパイルと実行の概要は

Zynq + Vivado HLS入門 慶應義塾大学 天野研究室 杉本 成 http://www.slideshare.net/narusugimoto/zynq-vivado-hls

 $\emptyset$ 

p.137(SDK "ソフトウェアのコンパイル"1/2)〜 p.145(SDK "実行結果")を参照

- ✓ bitstreamのパスはデフォルトで選択されるものを使用
- ✓ cuがなければscreenでもOK.
  - √ Zedboardなら: screen /dev/ttyACM0 115200
  - √ Zyboなら: screen /dev/ttyUSB1 115200

### 結果を確認

```
↑ miyo@vcider:~ — ssh — #3
src_data[238] = 238, dst_data[238] = 238
src_data[239] = 239, dst_data[239] = 239
src_data[240] = 240, dst_data[240] = 240
src_data[241] = 241, dst_data[241] = 241
src_data[242] = 242, dst_data[242] = 242
src_data[243] = 243, dst_data[243] = 243
src_data[244] = 244, dst_data[244] = 244
src_data[245] = 245, dst_data[245] = 245
src_data[246] = 246, dst_data[246] = 246
src_data[247] = 247, dst_data[247] = 247
src_data[248] = 248, dst_data[248] = 248
src_data[249] = 249, dst_data[249] = 249
src_data[250] = 250, dst_data[250] = 250
src_data[251] = 251, dst_data[251] = 251
src_data[252] = 252, dst_data[252] = 252
src_data[253] = 253, dst_data[253] = 253
src_data[254] = 254, dst_data[254] = 254
src_data[255] = 255, dst_data[255] = 255
memcpy success!
```

### 今回のデザインへのエクスキューズ

✓ SimpleAXIMemIface32RTLTestは32bitのアクセスのたびに毎回AXIイベントを発行しています. より高速な転送のためには, バースト転送をする必要があるでしょう(次頁参照).

√割り込みについてについては、特に考えられていません。うまく扱えるようにしたいものです。

**レ**BDに対する, CLK, RESETでのCritical Warningは気持ちが悪いのでなんとかしないといけません.

### Javaのコードを記述

### AXHP\_MEMCPY2.java を書く(バースト版)

```
import synthesijer.lib.axi.*;
import synthesijer.rt.*;
public class AXIHP_MEMCPY2{
 private final AXILiteSlave32RTL s0 = new AXILiteSlave32RTL();
 private final AXIMemIface32RTLTest m0 = new AXIMemIface32RTLTest();
 private void run(){
   int src_addr = s0.data[1];
                                 Javaで1ワードずつコピーする
   int dest_addr = s0.data[2];
   m0.fetch(src_addr, 256);
                                 わけではないので高速
   m0.flush(dest_addr, 256);
 @auto
 public void main(){
   s0.data[0] = 0x000000000:
     while(s0.data[0] == 0x00000000); // wait for kick from PS
     run():
     s0.data[0] = 0x000000000; // to notify DONE to PS
```

### 補足1: CentOSのJava8のインストール

ィたとえば

http://qiita.com/hajimeni/items/67d9e9b0d169bf68d1c9を参考にするなどしてインストールしてください